（RE-04582）高精度クロック信号発生器の購入【掲載期間：2025年5月29日～2025年6月18日】

（RE-04582）高精度クロック信号発生器の購入【掲載期間：2025年5月29日～2025年6月18日】 公告期間： ～ ( )に付します。 1．競争入札に付する事項仕様書のとおり２．入札書等の提出場所等入札説明書等の交付場所及び入札書等の提出場所並びに問い合わせ先(ダイヤルイン)nyuusatsu_qst@qst.go.jp入札説明書等の交付方法上記２．(1)に記載の交付場所または電子メールにより交付する。 ただし、交付は土曜,日曜,祝日及び年末年始(12月29日～1月3日)を除く平日に行う。 電子メールでの交付希望の場合は、「 公告日,入札件名,当機構担当者名,貴社名,住所,担当者所属,氏名,電話,FAX,E-Mail 」を記載し、上記２．(1)のｱﾄﾞﾚｽに送信。 交付の受付期限は の17:00までとする。 入札説明会の日時及び場所入札関係書類及び 技術審査資料 の提出期限開札の日時及び場所財務部 契約課 石橋 由治令和 7 年 7 月 4 日(金) 15時00分本部(千葉地区) 入札事務室(4)令和 7 年 6 月 19日(木) 17時00分(5)(3)実 施 し な いE-mail：(2)令和 7 年 6 月 18日 (水)〒263-8555 千葉県千葉市稲毛区穴川４丁目９番１号ＴＥＬ 043-206-3014 ＦＡＸ 043-251-7979(4)履行場所 仕様書のとおり(1)(2)内 容(3)履行期限 令和8年2月27日令和 7 年 5 月 29日国立研究開発法人量子科学技術研究開発機構財 務 部 長 小柳 大作記(1)件 名 高精度クロック信号発生器の購入R7.5.29 R7.6.18 購入入 札 公 告下記のとおり 一般競争入札３．競争に参加する者に必要な資格当機構から指名停止措置を受けている期間中の者でないこと。 全省庁統一競争入札参加資格を有する者であること。 当機構が別に指定する誓約書に暴力団等に該当しない旨の誓約をできること。 ４．入札保証金及び契約保証金 免除５．入札の無効入札参加に必要な資格のない者のした入札入札の条件に違反した者の入札６．契約書等作成の要否 要７．落札者の決定方法８．その他中に当機構ホームページにおいて掲載する。 以上 公告する。 上記問い合わせ先宛てに質問書を提出すること。なお、質問に対する回答は令和 7 年 6 月 13日 (金)その他、詳細については、入札説明書によるため、必ず上記２．(2)により、入札説明書の交付を受けること。 (1)この入札に参加を希望する者は、入札書の提出時に、当機構が別に指定する暴力団等に該当しない旨の誓約書を提出しなければならない。 (2)前項の誓約書を提出せず、又は虚偽の誓約をし、若しくは誓約書に反することとなったときは、当該者の入札を無効とするものとする。 (3)(4)本入札に関して質問がある場合には 令和 7 年 6 月 12日 (木) 17:00までに(2)(1)技術審査に合格し、予定価格の制限の範囲内で、最低価格をもって有効な入札を行った入札者を落札者とする。 (最低価格落札方式)(2)落札決定に当っては、入札書に記載した金額に当該金額の10パーセントに相当する額を加算した金額(当該金額に1円未満の端数があるときは、その端数を切り捨てた金額とする)をもって落札価格とするので、入札者は、消費税に係る課税事業者であるか免税事業者であるかを問わず、見積もった金額の110分の100に相当する金額を入札書に記載すること。 (2)国立研究開発法人量子科学技術研究開発機構 契約事務取扱細則第11条第１項の規定に該当しない者であること。 (3)(4)(5)(1)当機構の定める契約書(契約金額が500万円以上の場合)もしくは請書(契約金額が500万円未満の場合)を作成するものとする。 (1)国立研究開発法人量子科学技術研究開発機構 契約事務取扱細則第10条の規定に該当しない者であること。ただし、未成年者、被保佐人又は被補助人であって、契約締結のために必要な同意を得ている者についてはこの限りでない。 1仕 様 書１．件名高精度クロック信号発生器の購入２．目的本件は、国立研究開発法人量子科学技術研究開発機構(以下、「QST」という。)が運用するNanoTerasu センターにおいて、各加速周波数の基準高周波信号、ADC用クロック信号を極低ノイズ、極低ジッタで発生させるクロック発生器、空胴HOM観測用切り替えスイッチ、SP4Tセレクター、トリガレベル変換器を購入するものである。3. 仕様購入品仕様は以下の通りとする。相当品可とする。キャンドックスシステムズ製 高速デジタイザ用クロック発生器 509MHz 増設版85SG2035C 1台キャンドックスシステムズ製 CB/SBクロック発生器 85SG28W57A 1台キャンドックスシステムズ製 空胴HOM観測用切り替えスイッチ83SW06B14 1台キャンドックスシステムズ製 SP4Tセレクター 85KSR5A01 1台キャンドックスシステムズ製 トリガレベル変換器 84TR03C 1台※相当品の場合は以下の仕様などを満たすこと。3.1 高速デジタイザ用クロック発生器の詳細仕様ビーム診断システムでは最大 5 GSPS の高速デジタイザを使用する機器がある。そのデジタイザに供給する2.035 GHz程度のクロックや100 kHz程度のトリガ信号を生成する必要がある。 そのような信号を 508.76 MHz の基準高周波や 859.4 kHz の周回信号から生成するクロック発生器を調達すること。3.1.1 基準高周波入力周波数: 508.76 MHzレベル: 0 dBm 程度特性インピーダンス: 50 ΩVSWR: 1.2以下コネクタ: SMA-F3.1.2 周回信号入力周波数: 859.4 kHz ( = 508.76 MHz ÷ 592)レベル: 50 Ω LVTTLコネクタ: SMA-F23.1.3デジタイザクロック出力周波数: 2.035 GHz ( = 508.76 MHz × [4 + N ÷ 592] )Nの値は10程度で、ユーザ設定可能とする。( 0 ≤ N ≲ 20 )レベル: 0 dBm以上、+3 dBm以下 (50 Ω)コネクタ: SMA-F x 2個ジッタ: 基準高周波入力からの増加が100 fs以下。また509MHzの遅延信号出力を2個、リクロックした周回信号の出力4個をコネクタSMA-Fで儲けること。3.1.4デジタイザトリガ出力周波数: 859.4 kHz ÷ MM の値は 10 程度で、ユーザ設定可能とする。( 1 ≤ M ≲ 20 )N = M のとき、この出力タイミングと基準高周波入力・デジタイザクロック出力の位相を合わせることができること。レベル: LVTTLパルス幅: 100 ns程度コネクタ: SMA-F x 2個ジッタ: 10 ps rms以下3.1.5操作・表示M, N の値を前面LCDパネル等で表示すること。前面パネルの押ボタンでM, Nの値を設定でき、電源を切っても保持できること。位相リセット機能を持つこと。3.1.6 外観・構造前面パネル・背面パネルは別途指示する色で塗装すること。前面パネル、及び、背面パネルの文字･図の表示は彫刻/スクリーン印刷を行うこと。外観の詳細については、別途協議して決定する寸法: EIA 19インチラックマウント 1U、奥行き500 mm程度重量: 20 kg以下3.1.7 電源使用電圧： AC 100 V / 200 V入力電力： 100 VA以下付属品： 抜け防止ACケーブル (IEC C13 lock plus)電源スイッチ： フロントパネルに設ける。電源表示： LED(緑)で状態を表示する。33.1.8 試験検査以下の試験･検査を行い、試験検査成績書に結果を記載すること。外観・寸法検査寸法が規格の範囲内であること。外観に顕著な傷がないこと。性能検査トリガ出力: 基準高周波入力信号、周回信号入力信号を入れたときの出力波形をオシスコープで取得すること。クロック出力: 基準高周波入力信号、周回信号入力信号を入れたときの出力波形をオシロスコープで取得すること。各信号経路の入力-出力間の遅延時間とタイミングジッタを測定すること。トリガ出力・クロック出力とも、信号レベル、立ち上がり・立ち下がり時間、遅延時間、タイミングジッタが仕様を満たしているか確認すること。3.2. CB/SBクロック発生器の詳細仕様3.2.1外形寸法19インチ幅 EIA規格 2U高さ 奥行き500 mm程度3.2.2電源入力電圧・周波数: AC 100 V ～ 200 V, 50/60 Hz消費電力: 100 W以下コネクタ: IEC-C14ケーブル: IEC-C13 Lock Plus3.2.3基準高周波入力周波数 238 MHz入力レベル 0 dBm ± 3 dBコネクタ SMA-female(前面)インピーダンス 50 Ω(公称)3.2.4 リセット入力(1) 信号レベル LVTTL(2) 繰り返し 60 Hz以下(3) コネクタ SMA-female(前面)(4) 入力時の動作 分周器をリセットする。43.2.5 基準高周波出力周波数 2856 MHz出力出力数 変調・リファレンス用4(背面)、モニタ用1(前面)出力レベル(背面 変調・リファレンス用)+12 dBm +3 dB –0 dB(MTCA.4 DWC 2856 MHzに合わせる)出力レベル(前面 モニタ用)0 dBm + 3 dB –0 dB周波数 5712 MHz出力出力数 変調・リファレンス用4(背面)、モニタ用1(前面)出力レベル(背面 変調・リファレンス用)+12 dBm +3 dB –0 dB(MTCA.4 DWC 5712 MHzに合わせる)出力レベル(前面 モニタ用)0 dBm + 3 dB –0 dBコネクタ SMA-femaleインピーダンス 50 Ω(公称)出力信号の位相雑音の参考値を表１に示す。オフセット周波数基準高周波周波数 1 kHz 10 kHz 100 kHz 1 MHz2856 MHz –90 dBc/Hz –90 dBc/Hz –110 dBc/Hz –125 dBc/Hz5712 MHz –90 dBc/Hz –90 dBc/Hz –100 dBc/Hz –125 dBc/Hz表１ 出力信号の位相雑音の参考値3.2.6 ADCクロック出力周波数 238 MHz出力数 4(前面)コネクタ SMA-femaleインピーダンス 50 Ω(公称)出力レベル 0 dBm + 3 dB –0 dB位相雑音の増加量は入力の値+6 dB以下に抑えること。3.2.7 IF用基準信号出力リセット付き分周器で238 MHz入力信号を4分周した59.5 MHzを出力する。周波数 59.5 MHz出力数 4コネクタ harlink ch1-2(MTCA.4 Digitizerに合わせる)出力レベル LVDSインピーダンス 差動平衡100 Ω(公称)出力信号位相雑音：位相雑音は表２に示す基準を満たすこと。5オフセット周波数出力周波数 1 kHz 10 kHz 100 kHz 1 MHz59.5 MHz –110 dBc/Hz –110 dBc/Hz –110 dBc/Hz –125 dBc/Hz表２ IF用信号の位相雑音3.2.8復調用局発信号出力：周波数 2796.5 MHz ( = 2856 MHz – 59.5 MHz)出力数 背面4、前面モニタ1出力レベル(前面) 0 dBm +3 dB –0 dB出力レベル(背面) +12 dBm +3 dB –0 dB3.2.5の基準高周波出力信号との位相関係が一意に定まっていること。2856 MHzが–60 dBc以下に抑制されていること。周波数 5652.5 MHz ( = 5712 MHz － 59.5 MHz )出力数 背面4、前面モニタ1出力レベル(前面) 0 dBm +3 dB –0 dB出力レベル(背面) +12 dBm +3 dB –0 dB3.2.5の基準高周波出力信号との位相関係が一意に定まっていること。5712 MHzが–60 dBc以下に抑制されていること。コネクタ SMA-female出力インピーダンス 50 Ω出力信号位相雑音 位相雑音は表３に示す基準を満たすこと。オフセット周波数復調用局発周波数 1 kHz 10 kHz 100 kHz 1 MHz2796.5 MHz –90 dBc/Hz –90 dBc/Hz –110 dBc/Hz –125 dBc/Hz5652.5 MHz –90 dBc/Hz –90 dBc/Hz –100 dBc/Hz –125 dBc/Hz表３ 復調用局発用信号の位相雑音3.2.9 試験検査以下の試験を行い、試験検査成績書を提出すること。外観試験：規定の外形寸法に収まっていること。外観に顕著な傷がないこと。入力のコネクタ数が規定の数になっていること。電気的性能試験：出力信号の位相雑音、出力信号振幅、周波数が記載した規定を満たしていること。3.3空胴HOM観測用切り替えスイッチ の詳細仕様空胴 HOM 観測用切り替えスイッチは、509MHz の主入力信号に付随して混入している Higher6Order Mode 高周波信号を観測することを目的としている。ブロック図の例を参考図１に示す。 ４台の加速空胴ピックアップ信号がこのスイッチに入力される。信号は抵抗分割などの周波数特性が平坦な電力分配器に入力される。分岐信号の１つは、IQ検出の目的で使用される。分岐された信号の他方の１つはHOM信号観測ポートに出力される。不使用の分岐信号は50Ω終端する。信号の選択は手動または遠隔操作にて行う。切り替えは短時間で完了すること。切り替え時にスイッチからIQ検出器へ反射される信号は、20dB以上の減衰量を持つこと。各RFポートのVSWRは6GHzにおいて1.5以下とする。他のチャンネルとの間のアイソレーションは40dB以上とする。参考図１：スイッチのブロック図外形：EIA １９インチ幅、EIA １U高さ、奥行き 500mm程度RF入力：信号レベルなど：2MHz〜6GHz １W以下 50Ωインピーダンスコネクタ：SMA-J 4個配置：背面パネルVSWR：1.5以下 ＠6GHz分岐出力：挿入損失： -9dB以下でなるべく小さいこと。４つの分岐で損失のばらつきが1dB程度以内インピーダンス 50Ωコネクタ：SMA-J 4個配置：背面パネルVSWR：1.5以下 ＠6GHz7モニタ出力：信号レベルなど：入力の -20dB程度 50Ωインピーダンスコネクタ：SMA-J 1個配置：前面パネルVSWR：1.5以下 ＠6GHz観測時以外の状態で反射を減らすために50Ω終端器を取り付けておくこと電源：AC100V 30VA以下試験検査目視にて製作品の表面に機能上有害となる傷や歪みの無いことを確認すること。主要寸法を所定の測定機器、測定環境にて計測して記録すること。挿入損失、VSWR、周波数特性を測定し、結果を提出すること。ポートの切り替えが想定通りに行われることを確認すること。3.4 SP4Tセレクターの詳細仕様フロントパネルのLEDボタンにて、入力の４信号から１信号を選択して出力するモジュールであること(参考図２参照)。外形 １９インチラックにマウント可能な高さ１Uであること。周波数帯域 DC〜２GHz以上挿入損失は３dB以下VSWR 1.5以下入力４信号 コネクタSMA-F出力１信号 コネクタSMA-Fフロントパネルの remote/local 切り替えにより、チェンネルの切り替えと読み出しがEtherCATで制御可能であること。切り替え時間は100nsec以下であること。チャンネル間のスキューは100psec以下であること。On/Offのアイソレーションは40dB以上であること。AC１００Vケーブルを付属すること。前面入力、前面出力とすること。8参考図２ SP4Tセレクターの参考図3.5 トリガレベル変換器の詳細仕様MicroTCA.4のタイミングモジュールと組み合わせ、外部機器へタイミング信号を伝送するためのデジタル信号のレベル変換器である。構造： 19インチラックマウント型トリガモジュールとの入出力:VHDCI-68集合コネクタx 1 (前面パネル)前面パネル トリガ入力: LEMO (LVTTL) x 8前面パネル トリガ出力: LEMO (LVTTL) x 16前面パネル クロック出力: SMA (50Ω LVTTL) x 8前面パネル 入力信号モニタ出力: LEMO (LVTTL) x 16前面パネル 入出力モニタLED: 入力 x 16, 出力 x 16背面パネル トリガ入出力: M12 X-code 4-pair (M-LVDS) x 8信号系統集合コネクタと前面・背面の入出力の間をFPGAで接続すること。FPGA内のFan Out 及び Cross-point Switch で信号系統を制御すること。信号バッファ・ドライバ各入出力とFPGAの間に適切なバッファ・ドライバを入れること。レベル変換器でのジッタ増加を最小限に抑えられるよう注意深く設計すること。3.5.1 トリガモジュールとの入出力コネクタ： 68ピン VHDCI-68 Receptacle (前面パネル)個数： 1信号レベル： LVDSインピーダンス： 差動平衡100 Ω(公称)入力信号： IN 1-1 〜 1-8、および、IN 2-1 ～ 2-8出力信号： OUT 1-1 〜 1-8、および、OUT 2-1 ～ 2-893.5.2 前面パネル トリガ入力コネクタ： LEMOコネクタ信号レベル： LVTTLインピーダンス： 1 kΩ程度信号名： IN 1-5 ～ 1-8、および、IN 2-5 ～ 2-8の8信号。3.5.3 前面パネル トリガ出力コネクタ： 同軸LEMOコネクタ信号レベル： LVTTLインピーダンス： 1 kΩ程度信号名： OUT 1-1 〜 1-8、および、OUT 2-1 ～ 2-8の16信号、各1個を出力。表示： 各信号にLED表示を設けること。(点灯時間100 ms程度)3.5.4 前面パネル クロック出力コネクタ： SMA-Jack信号レベル： LVTTLインピーダンス： 50 Ω(公称)信号名： CLOCK 1 ～ 8の8信号。3.5.5 前面パネル 入力信号のモニタ出力コネクタ： 同軸LEMOコネクタ信号レベル： LVTTLインピーダンス： 1 kΩ程度信号名： IN 1-1 ～ 1-8、および、IN 2-1 ～ 2-8の16信号。表示： 各信号にLED表示を設けること。(点灯時間100 ms程度)3.5.6 背面パネル 信号入出力入出力規格コネクタ： M12 X-CodeコネクタX-Code (8ピン) 1/10 Gbpsイーサネット用のものを使用し、ねじ式とすること。IEC 61076-2-109 準拠のこと。コネクタ名： CN 1 ～ CN 8の8個。信号レベル： M-LVDSインピーダンス： 差動平衡100 Ω(公称)3.5.7 信号レベル変換トリガモジュールからのLVDS信号入力を高速・低ジッタのバッファで受けてFPGAに入力すること。10トリガモジュールへの信号は、FPGAからの信号を高速・低ジッタのLVDSドライバで受けて出力すること。前面パネルからのLVTTL入力信号を高速・低ジッタのバッファで受けてFPGAに入力すること。前面パネルへのトリガ信号出力は、FPGAからの信号を高速・低ジッタのLVTTLドライバで受けて出力すること。前面パネルへのクロック信号出力は、FPGAからの信号を高速・低ジッタの50Ω LVTTLドライバで受けて出力すること。背面パネルのM-LVDSトリガ入出力とFPGAの間を高速・低ジッタのM-LVDS Receiver /Driverで接続して入出力すること。M-LVDSの入出力切り替えはFPGAから制御できること。3.5.8 外観・構造前面・背面パネルの外観参考図３に示す。前面パネル・背面パネルは別途指示する色で塗装すること。前面パネル、及び、背面パネルの文字･図の表示は彫刻/スクリーン印刷を行うこと。寸法: EIA 19インチラックマウント ２U、奥行き500 mm程度重量: 20 kg以下参考図３: トリガレベル変換回路 外観参考図3.5.9 電源使用電圧： AC 100 V / 200 V入力電力： 100 VA以下付属品： 抜け防止ACケーブル (IEC C13 lock plus)電源スイッチ： フロントパネルに設ける。電源表示： LED(緑)で状態を表示する。113.5.10 試験･検査以下の試験･検査結果を行い、試験検査成績書に結果を記載すること。外観・寸法検査寸法が規格の範囲内であること。外観に顕著な傷がないこと。機能検査トリガ入力が適切に認識され、トリガ出力に適切な信号が出るか確認すること。入出力が正しく対応しているか確認すること。トリガ入出力のLED表示が適切であるか確認すること。性能検査トリガ出力: パルス幅100 nsの入力信号を入れたときの出力波形をオシスコープで取得すること。クロック出力: 100 MHzのクロックを入れたときの出力波形をオシロスコープで取得すること。各信号経路の入力-出力間の遅延時間とタイミングジッタを測定すること。 トリガ出力・クロック出力とも、信号レベル、立ち上がり・立ち下がり時間、遅延時間、タイミングジッタが仕様を満たしているか確認すること。４. 納期令和8年2月27日５. 納入場所宮城県仙台市青葉区荒巻字青葉468-1NanoTerasu内の指定する場所６．提出書類書類名 提出時期 部数試験検査成績書 納入時 1部(提出場所)NanoTerasuセンター高輝度放射光研究開発部 加速器グループ12７. 検査条件第５項に示す納入場所に納入後、第６項に示す提出書類の提出と、以下の検査の合格をもって検査合格とする。項目 内容員数検査 ・員数が揃っていることを、目視により確認する。試験検査 ・3.1.8、3.2.9、3.3、3.5.10の試験検査成績書を提出すること。８. 契約不適合責任契約不適合責任については、契約条項のとおりとする。９. グリーン購入法の推進本契約において、グリーン購入法(国等による環境物品等の調達の推進等に関する法律)に適合する環境物品(事務用品、ＯＡ機器等)の採用が可能な場合は、これを採用するものとする。１０. 協議本仕様書に記載されている事項及び本仕様書に記載のない事項について疑義が生じた場合は、QSTと協議の上、その決定に従うものとする｡(要求者)部課室名： NanoTerasuセンター高輝度放射光研究開発部 加速器グループ氏 名： 上島 考太